SDR設計・開発エンジニア
株式会社アークエッジ・スペース
- VHDL
- Verilog
- FPGA
- Simulink
- MATLAB
- Python
- C++
- C
- DSP
- オシロスコープ
本ポジションでは、主に超小型人工衛星の開発に伴う通信システムのSoftware-defined radioを用いた信号処理設計などを担当いただきます。 軽量かつ小型でありながら、様々な機能を有する超小型人工衛星を設計・製造するためには、複数の技術要素が複雑に絡み合った全体システムを統合する設計・開発が必要となります。そのため将来的には通信設計の域を超え、衛星の全体システム設計も担うことを目指していただける、チャレンジ精神旺盛なエンジニアを募集しています。 なお、宇宙や人工衛星に関わる技術・知識は入社後に学んでいただきますので、業界未経験のエンジニアでも大歓迎です。 【具体的な仕事内容】 ・Softwere-defined radio(SDR)による信号解析(デジタル変復調) ・無線通信システム向けSDRアーキテクチャの設計と実装 ・FPGA、DSP、マイクロプロセッサを使用した無線通信機器の設計 ・各種測定機材(オシロスコープ、ロジックアナライザ、スペクトラムアナライザ、ネットワークアナライザ等)を用いた実機評価 ・SDR基板等の設計製造外注管理 【ポジションの魅力】 上流から下流まで一貫した工程を裁量を持ってご担当頂くことで ご自身のスキルアップや、キャリアアップに繋げることができます! ・超小型人工衛星全体の通信設計を設計から完成まで一貫して担うことができるため、1からものづくりを行っているやりがいを実感できること ・人工衛星開発の中でも超小型衛星であるが故のスピード感をもった業務ができること ・経営陣と距離感の近いポジションで、宇宙ビジネスの最前線を体験できること ・グローバルな業務に携われること(欧米・アジア・アフリカ・南米など様々な国との連携・協業や、ESAなど各国宇宙機関との共同研究開発プロジェクトなど) ※使用ツール ・OS:Windows ・タスク管理:GitHub Projects V2・GitHub(Issue) ・プロジェクト管理:Redmine ・使用ツール: MATLAB, Simulink ・プログラミング言語: C/C++, Python, VHDL, Verilog ・ハードウェア環境: FPGA, NI USRP ・支給PC: 会社指定PCから本人希望に応じて支給 【配属・カルチャー】 ・配属:電波基盤部 ・部長1名、マネージャークラス3名・担当5名 ・年齢構成:40代中心(マネージャークラス)、20代から50代の方(担当者クラス) 【選考フロー】 書類選考>1次面接>2次面接(+適性検査)>最終面接 【業務の変更の範囲について】 (雇入れ直後)上記業務内容参照 (変更の範囲)会社の定める業務
-
¥6,000,000 - 10,000,000
-
東京都
-
11 to 100