LabBase Plus celebrates pride
Search
Click to replace search prompt
Cancel
    Go back to homepage

    Job offer curation - ⁨Verilog⁩

    Offers

    SoCベリフィケーションエンジニア

    株式会社ティアフォー

    • SystemVerilog
    • RISC-V
    • SoC
    • IP
    • 論理検証
    • AI半導体

    本求人は、自動運転向けSoC検証エンジニアを募集しています。RISC-VベースのアクセラレータIPとSoCの論理検証を中心に、検証戦略の立案、SystemVerilogを使用した検証環境の構築、業務委託先のマネジメントなどを担当します。最先端の自動運転技術の安全性と信頼性を確保する重要な役割を果たします。

    Other offers from this company

      FPGAデザインエンジニア

      Umbra Lab

      • Verilog
      • SystemVerilog
      • VHDL
      • Vivado
      • FPGA
      • Xilinx SoC
      • LVDS
      • C/C++
      • Python
      • Rust

      次世代の宇宙レーダーシステム向けのFPGAデジタル設計を行います。電気・システムエンジニアリングチームと協力し、高速データ変換、マイクロ波送受信システムの統合、プロトタイプ開発、エンジニアリング文書作成などを担当します。

      Other offers from this company

        FPGAエンジニア

        株式会社X

        • Verilog HDL
        • VHDL
        • FPGA
        • C++
        • AI
        • 機械学習
        • GitHub
        • Docker
        • Linux
        • Kubernetes

        FPGAエンジニアとして、高品質かつ高性能なRTL設計・実装、画像処理や機械学習アルゴリズムの並列化設計、C/C++コードのFPGAポーティングなどを担当します。最先端技術に触れながら、ハードウェアとソフトウェアの両面から革新的な開発プロジェクトに従事し、グローバル市場での技術的挑戦に取り組みます。

        Other offers from this company

          Urgent

          ASICフロントエンドデザインエンジニア

          株式会社Preferred Networks

          • Verilog HDL
          • SystemVerilog
          • VHDL
          • GitHub
          • Git
          • 深層学習
          • Gitlab
          • MN-Core
          • Subversion
          • ASIC

          PFNの計算基盤の中核を担うMN-Coreシリーズのアクセラレータ開発において、ASICフロントエンド設計の全工程を担当します。具体的には、MN-Coreのアーキテクチャ研究開発から始まり、ASIC/機能ブロックの仕様策定、高度なRTLコーディング、論理検証、論理合成、静的タイミング解析(STA)までを行います。深層学習やシミュレーションに特化した高性能・省電力チップの開発に携わり、Green500で世界一を獲得した革新的なアクセラレータの次世代開発を推進します。バックエンドベンダーとの連携や実機評価、デバッグ作業も重要な業務となり、最先端の半導体設計技術を駆使して世界トップクラスの計算性能を実現する技術者として、チーム全体の技術的リーダーシップを発揮します。

          Other offers from this company