電気エンジニア
ルネサスエレクトロニクス株式会社
- Python
- Verilog
- SystemVerilog
- Shell scripting
- mixed-signal IC design
- VerilogAMS
- analog circuits
- digital design processes
- PMIC
- DC-DC converters
この募集では、混合信号IC設計および/または検証の経験が0〜4年の方を求めており、Verilog、SystemVerilog、VerilogAMSのいずれかの言語に精通していることが求められます。アナログ回路、デジタル設計プロセス、トップレベルの統合についての強い理解が必要であり、Unix環境とシェルスクリプトに精通し、Pythonの基本的な理解を持っていることが望まれます。
- 海外
- 1,001 to 10,000
株式会社LabBase(ラボベース)
三菱商事100%出資で設立されたテクノロジーカンパニー。三菱商事の扱う全産業のデータ分析、機械学習モデルの構築を行う。Kaggle Grand Master/Master複数名在籍